HIGH SPEED MEMORY DEVICE

Patent number: JP62135949

Also published as:

US4792926 (A1)

Publication date: 1987-06-18

BARII AARU ROBAATSU

Inventor:

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

international:

european:

G06F12/00; G06F13/16; G06F13/20

G11C7/10; G11C7/10T; G11C7/22

Application number: JP19860268713 19861113

Priority number(s): US19850806427 19851209

Abstract of **JP62135949**

writing requesting signal comes immediately after continuously sent. A memory colliding detecting circuit 66 of a memory board 50 detects the writing are mixed, and data are successively data bus by delaying and transferring data with a colliding detecting circuit 38 of an input output signal comes immediately after the writing 74 are controlled. When the reading requesting is completed by the writing requesting signal, a to transfer toward the bus 54 after the processing of the data by a data transferring cycle, and so as to a reading data buffer 72 to avoid the collision request signal transmitted successively, the bus 54, the request signal, in which reading and CONSTITUTION: To a control bus 60 and a data data reading buffer and a data writing buffer. PURPOSE: To increase the using efficiency of a port 52 executes the same processing as the the buffer 72, and the control is executed. A port reading data buffer 72 and a writing data buffer read from a memory 70 are stored and delayed the reading requesting signal, and then, the data the access cycle are delayed ad processed by requesting signal, the reading data at the time of

Ref-1

⑩ 日本 国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 135949

⑤Int.Cl.* 識別記号 庁内整理番号 ④公開 昭和62年(1987) 6月18日 G 06 F 13/16 6711-5B 12/00 3 0 3 6711-5B 2-7165-5B 審査請求 未請求 発明の数 1 (全16頁)

◎発明の名称 高速記憶装置

②特 頭 昭61-268713

❷出 願 昭61(1986)11月13日

優先権主張 91985年12月9日9米国(US)9806427

砲発 明 者 バリー アール・ロバ アメリカ合衆国イリノイ州 リンデンハースト イースト

ーツ グランド アベニユ 1708

⑪出 願 人 株式 会 社 東 芝 川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近 憲佑 外1名

明加州

1. 発明の名称

高速配位基础

2. 特許請求の範囲

データを保持する記憶手段と、彼記憶手段から データパスにデータを読取る第1の手段と、第2 ータパスから波記憶手段にデータを再込む第2の 手段と、制御パス上のデータ読取り要求信号に対 しては、波第1の手段によって、制御パス上のデ ータ書込み要求借号に対しては、波第2の手段に よって、逐次混合したデータ読取りおよび書込み 要求信号を受信するとともに各要求信号を配送る データ転送を行なう記憶制御手段と該逐次混ざする にデータ読取りおよび書込み要求信号を転送する 制御パスを封備することを特徴とする高速記憶装 置。

3. 発明の詳細券説明

[発明の目的]

(産業の利用分野)

本発明は、大量のデーク処理、複雑なデーク操

作及び広帯域幅のデータを記述し、それらデータ を高速に他の関連する機器へ転送するための高速 記憶装置に関するものである。

(従来の技術)

大量のデータを記憶する容量を有し、しかも相互接続のデータバスを介してそのデータを複数の入出力ポートに伝達する他力をも有する記憶装置が知られている。このような記憶装置を第2回に示す。第2回の従来の記憶装置は、メモリポード10と、複数の人川力ポート12と、データバス14と、アドレスパス16と、制御バス18と、要求・肯定応答バス20とを具備する。

メモリボード10は、アドレスパッファ22と、記憶制御装置24、記憶漱子26と、データパッファ28とで構成されるものとして示す。アドレスパッファ22の人力は、アドレスパス16に接続され、出力は記憶楽子26のアドレス人力に接続されている。記憶案子26のデータ端子はデータパッファ28の第1のデータパス端子に結合され、またデータパッファ28の第2のデータパス

- 2 -

スパッファ22と、記憶衆子26と、データパッファ28の動作は、制御パス)8に依続された人力を有する記憶制御装置24の動作によって支配される。

入州力ポート12はそれぞれ、アドレスゼネレ ータ30と、入出力ポート制御装置32と、記憶 松子34と、データバッファ36とで構成される。 アドレスゼネレータ30の出力はアドレスパス 16に結合されている。アドレスゼネレーク30 は、アドレス36によって記憶楽子34のアドレ ス如子に結合されている。記憶素子34のデータ パス粒子は、データパス38によってデータパッ ファ36の第1のデータパス増子に接続される。 データパッファ36の第2のデータバス端子は、 データバス14に結合されている。 アドレスゼネ レータ30と、紀姫素子34と、データパッファ 3 6 の動作は、入出力ポート制御装置 3 2 に支配 される。入出力ポート制御装置32の第1の入力 ポート端子は制御パス】8に結合され、第2の入 **力端子は要求一件定応答パス20に結合されてい** S.

- 3 -

受収る。さらに、納御装置32によってアドレス
ゼネレーク30は、通切なアドレス信号をアドレ
スバス16を介して伝送することが認められ、メ
モリボード10のアドレスパッファ22がこれを
受収る。将込みデータ要求ッファ36の動作によって
直切なデータを記憶素子34からデータが、メ
ド10の動作によって記憶素子34からバス14
に続取らせる。
続取りデータ要求の場合は、一
ド10の動作によって記憶素子34に転送する動作
に続取ったデータを、データバス14からデータ
バッファ36を通り記憶素子34に転送する動作
を制御する。

次に、制御パス18を介して記憶制御装置24が続限りデータ変求信号を受取り次第、メモリボード10が動作して、アドレスパッファ22に適切なアドレスデータをアドレスパス16から記憶素子26に伝達させ、さらにそのアドレス指定されたデータを記憶業子26からデータパッファ28を通りデータパス14に読取る。制御パス18を介して書込みデータ要求を受取ると、記憶

第2 間に示す従来の配便装置はさらに要求期替 装置 4 0 をも具備し、この要求期替装置 4 0 は、 要求一肯定応答パス 2 0 に結合された要求期替回 路 4 2 季具編する。

第2図に示す従来回路の動作においては、入出 カポート12は人川カポート制御装置32で要求 信号を発生して、メモリポード10の記憶者子 26からデータを読取るか、またはメモリポード 10の記憶素子26にデータを出込む。この要求 信号は、要求一貫定応答パス20を介して送られ、 要求期於回路42で受取られる。この回路42は、 どの入出力ポートに侵犯位を与えてメモリポード 10にアクセスさせるべきかを決定する。次に回 路42は、対応する優先度哲定応答信号を要求。 肯定店答バス20を介して、優先度が与えられた ポート12に送用する。この肯定応答は、パス 20を介し選択されたポート12の入出力ポート 制御装置32に受取られる。次に選択されたボー ト12の入出力ポート制御装置32が、制御パス 18を介して適切なデータ読取り要求またはデー 夕書込み要求を出し、メモリポード10がこれを

- 4 --

制御装置24は、データパス」4からのデータをデータパッファ28を介して記憶者丁26内の所定のアドレス位置に再込むよう動作する。このアドレス位置は、アドレスパス16を介しアドレスパッファ22が受収ったアドレスが示すものである。

2 図に示す従来の記憶装置は、各記値サイクルが第3 図に示すような要求サイクルフェーズと、フクセスサイクルフェーズデータ転送サイクルであれると言って、第3 図からわかるように、記しまると言って、第3 図からわかるように、記しまると言って、第4 にもできなる。次の記憶サイクル2 のデータによって、これでは、読取り要求限1は、記憶データの転送となる。次の記憶サイクル3のデータによって、次の記憶サイクル3のデータによって、流取り要求限1に、記憶データの転送となる。次の記憶サイクル3のデータによっては、読取り要求限1による。そことになる。後つて、よりによって受取られることになる。後つて、よりによって受取られることになる。

– 5 –

モリボード10からデータを読取るには、記憶サイクル1の要求サイクルフェーズと、次の記憶サイクル2のアクセスサイクルフェーズとさらに次の記憶サイクル3のデータ転送サイクルフェーズとが必要になる。

第3関にさらに示す通り、記憶サイクル2は、 **絵取り要求R1用のアクセスサイクルフェーズの** 実行に加えて、要求サイクルフェーズで第2のデ ータ読取り要求R2を受取ることもできる。デー ク災水R2は、記憶サイクル3でデータアクセス サイクルフェーズとなり、記憶サイクル4でデー ク転送サイクルフェーズとなる。メモリポード 10にデータを背込むために、記憶サイクル4の 製水サイクルフェーズ中にデータ普込み要求W1 が制御パス18を介して受取られる。記憶サイク ル5のデータ転送サイグルフェーズ中には、記憶 数子25に書込むデータがデータバス14から受 取られ、データバッファ28に記憶される。第3 図に示す通り、記憶サイクル6のアクセスサイク ルフェーズ巾には、古込み要求W1のデータパッ ファ28から記位衆子26に転送される。さらに

- 7 -

り、連続する逐次混合の読取りおよび書込み要求 が作成される。)次の記憶サイクル3のデータ転 送サイクルフェーズ中に読取り要求R1と書込み 奨求W1との間に衝突が起こる。特に、記憶サイ クル3のデータ転送サイクルフェーズ中では、蒜 取り受水R1のデークをデータパッファ28から デークパス14へと移動させる試みがなされ、し かも同時に、同じ記憶サイクル3のデータ転送サ イクルフェーズ中で、街込み要求W1に応じて書 込まれるデータをデータバス14からデータバッ ファ28に移動させようとする試みも起こる。こ のデークパス】4にアクセスする試みが同時発生 することによって、記憶サイクル3のデータ転送 サイクルフェーズ中に過度の衝突を引起こすこと になる。同様の不要な衝突が、逐次再込み要求と 統取り要求に続く第3番目の記憶サイクルのアク セスサイクルフェーズで発生する。この衝突は、 第4阕で記憶サイクル5、6、7について示す。 特に連続する逐次記憶サイクル5、6の要求サイ クルフェーズに害込み要求W 2 と次の読取り要求 R2がある場合には、記憶サイクル1のアクセス

第3 図に示す近り、記憶サイクル5の要求サイクルフェーズ中には、第2の付込み要求W2が受取られることもある。これにより、記憶サイクル6中に書込み要求W2川のデータ転送サイクルフェーズとなり、記憶サイクルフェーズとなる。

- 8 -

サイクルフェーズ中で、総取り要求R2に応じて 総取られるデータを記憶業子26からデータバッ ファ28に移ろうという試みがなされ、同時に、 記憶サイクル1の同じアクセスサイクルフェーズ 中で、改込み要求W2に応じて省込まれるデータ をデータバッファ28から記憶業子26に移そう とする。この結果、記憶素子26にアクセスしよ うとする試みが同時に起き、これが許されない衝突を引起こす。

第4 図に示したような衝突を避けるために、第 2 図に示す従来装置では要求調整回路 4 2 を使用 しており、この回路が、第4 図について述べた種 類の連続する逐次読取り要求および得込み要求 あるいけかなる時点でも発生しないことを保証してル の要求サイクルフェーズにおいて、読いら終取りに の変更が行われる場合には必ず、その変更が での変更が行われる場合には必ず、その変更の 間の記憶サイクルの任意の要求サイクルフェーズ を、第3 図に示すように空にしておかなければな らない。すなわち、記憶サイクルのでの要求サイクルフェーズのそれぞれが最後には、次の記憶サイクルのこれに対応する空のデータ転送サイクルフェーズや、次の記憶サイクルの空のアクセスサイクルフェーズとなるので、第2図に示す従来装置では、データバス14の帯域幅利用が100%未満になることを意味する。

- 11 -

%しか部域幅利用をしないものと思われる。 (発明が解決しようとする問題点)

このように従来の記憶整實にあっては、連続的 同時に送信されて来る談出しおよび書込み要求に 花奈する際、データ間の衝突が起こり必要とする データの背込み及び銃出しが適切に行なわれない 欠点があり、また、それぞれの要求に続く次のサイクルにおいてそれらの要求に応じデータの転送 を行なう際、統出し、料込み用のデータを交互に 分離して行なわなければならないので、データバスの帯域幅を100%有効に活用できない欠点がある。

水免明は、これらの事情に鑑みてなされたもので、連続する逐次競取りおよび普込み要求を受取る断者とは無関係に100%の帯域域幅利用を行う高速記憶装置および関連の方法を提供することを目的とする。 (以下介白)

空の要求サイクルフェーズによって、書込み要求 W1~W5から分離しなければならない。この結果、第4関に示すように、記憶サイクル8および 9のアクセスサイクルフェーズは空のままとなり、 記憶サイクル14および15のデータ転送。

サイクルフェーズも空のままとなる。このため、 第2陸の装置の場合には100%未満の帯域幅と なる。

第6 関には、ボート)、2、3を、別の読取りおよび再込み要求を生成したものとして示す。この結果、偶数の記値サイクル2、4、6、8、10、12、14、16、18のそれぞれの要求サイクルフェーズは、第4 関について前に受明した衝突を避けるために、空の状態に組持しておかなければならない。このため、記憶サイクル3、4、7、8、11、12、15、16、19のアクセスサイクルフェーズが空のままとなり、記憶サイクル5、6、9、10、13、14、17、18の転送サイクルフェーズも空のままになる変次シーケンスを経験する第2 図の従来装置は、50

- 12 -

[発明の構成]

(問題点を解決するための手段)

この目的を達成するための本角明の構成は、逐次混合されたデータに取りおよびデータ群込み要求信号を運ぶ制御パスと、データパスとを具得する記憶装置において、(a)データを保持する記憶手段と、(b) 変しの下段と、(c) データを読取る第1の手段と、(c) データを読取る第1の手段と、(c) データを読取るでデータを報取り要求信号に応じて第1の手段を利用して、逐次保行の連続逐次受取りとその後の実行を可能にする記憶翻翻手段とで構成される。

(作用)

そして、この構成に基づく本允明の作用は、連続する逐次混合したデータ総取りおよびデータ省 込み要求信号に対して、所定位置に設けられたデータ総取りバッファおよびデータ初込みバッファ が記憶手段および/またはデークパスへのデータ 転送を所定期間避延させるように機能して、メモリ統由し用アクセス信号とメモリ者込み用アクセス信号とメモリ者込み用アクセス信号を同時に作成することを防止するようにしたものである。

(実施例)

添付図面に示す本発明の実施例について以下に 詳細に説明する。

本発明は、デーク転送サイクルフェーズの衝突 および/またはアクセスサイクルフェーズの、予な が過れたはアクセスサイクルでし、次イクル ではないつ起このでデータ転送サイクが かかた予クセスサイクが では、カークをでは、カーフェーズの、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーズのでは、カーズのでは、カーンがでは、カーンでは

- 15 -

示のためおよび限定しないために、全ての銃取り 要求より全ての将込み要求を優先させて予想する ものとする。

水免明による記憶装置のブロック図を第1図に示す。第1図に示す装置は、メモリポード50と、 複数の入出力ポート52a-iと、データバス 54と、アドレスバス56と、さらに個々のバス 読取り要求R1川のデータ転送リイクルフェーズを遅延させる。特に、第7間に示すように、4個の審込み要求W1~W4が記憶サイクル2から5の連続遅次要求R1川の次に使用可能な転送サイクルフェーズが記憶サイクル7のデータ転送サイクルフェーズが記憶サイクル7のデータ転送サイクルフェーズを選延する。

第1図に示した水発明の実施側は、提取り要求用うのデータ転送サイクルを次の使用可能なデータ転送サイクルフェーズまで遅延して、予想される競取り要求/書込み要求のデータ転送サイクルフェーズを優先さなり要求のデータ転送サイクルフェーズを優先さなり要求のデータ転送サイクルフェーズを優先させてもよいと理解するべきである。しかも、優先選択についての何らかの予め定めた予定を使用してもよい。 頭甲にするため、また水発明の実施例に従って、ここに開示する予め定めた予定は、例

- 16 -

60,62.64を具備する制御パス58とを具 備する。メモリポード50は、勿1凶では、記憶 衝突検出回路66と、アドレスパッファ68と、 記憶業子10と、続収りデータバッファ12と、 普込みデータバッファ11とで掲載されるものと して示す。記憶衝突検出回路 6.6 は、制御パス 5 8 のバス 6 0 を介して読取り要求信号を受取り、 制御パス58のパス62を介して出取り要求信号 を受取るように結合されている。記載街次検出回 路 6 6 の出力は、アドレスバッファ 6 8 と、記憶 業子10と、続取りデータバッファ12と、引込 みデータパッファフィの動作を制御するように結 合されている。アドレスバッファ68は、記憶街 突検出回路66の制御を受けて、アドレスパス 5 6を介してアドレス信号を受収り、この信号を 記憶索子70に供給するように給けされている。 記憶素子70のデータバス端子は、読取りデータ バッファ12か、非込みデータバッファ14のい · ずれかを介してデータバス54に結合されている が、これもまた、記憶衝突検川論理66の動作に 左右される。

人出力ポート52a-iは、様々な構成を取っ てもよい。例としておよび限定しないために、第 8間に示す人出力ポート52mは、ポート衝突検 山同路でも、要求発生期整器であ、アドレスゼネ レーク80、ポートデーク記憶電子82、街込み デークバッファ84、読取りデータバッファ80 とで構成されるものとして示す。ポート衝突検出 益則76は、制御パス58のパス60を介した読 取り悪水と、無額パス5 8 のパス6 2 を介した書 込み悪水を受取るように結合されている。要求発 生割整器78は、制御パス58のパス64を介し て他の入出力ポート52b-iの要求発生調整器 にいもづる式に接続されている。さらに、要求発 作調整器7.8は、制御パス5.8のパス6.0を介し て読取り要求信号を出力し、制御パス58のパス 62を介して作込み要求信号を出力するように結 合されている。アドレスゼネレータ80は、要求 発作調修器78の制御を受けて、データボート記 低端子82とアドレスデータをやり取りし、アド レスバス56を介してアドレスデータを出力する ように結合されている。さらに、ポートデータ記

- 19 -

に、次に優先度の高いボートにNO REQUEST信号を送らせ、最も優先度の低いボートまで順にこの信号を送らせて判定する。このチェーン上の特定のボートがメモリボード50へのアクセスを求めている場合、必要なことは、次に優先度の高いボートからNO ACCESS信号を受取り、その後で、バス64のディジーチェーン上の後に続くそれより優先度の低いボート全てにREQUEST ACCESS信号を発作することだけである。このプロセスは、そのボートがメモリボード50にアクセスできることを保証するものとなる。

いったんアクセスが成立してしまうと、アクセスを得たボートは、アドレスゼネレータ80の動作により、アドレスバス56を介して記憶器子70に対する適切なアドレス信号を生成することができる。さらに、メモリボード50へのアクスを入手次第、要求免生調整器78は、制御パススを入手次第、要求免生調整器78は、制御パスなものバス60、62を介して、適切な読取りまたは出込み要求信号は、入力ボートがメモリボード

扱業子 8 2 のデータパス繰了は、ボート前を検出 論理 7 6 の動作次第で、再込みデータパッファ 8 4 か読取りデータパッファ 8 6 のいずれかを介 してデータパス 5 4 とデータをやり取りするよう に結合されている。

動作においては、メモリポード50の記憶素子 10にデータを消込むか、またはメモリポード 5 0 の記憶素子 7 0 からデータを読取るかのいず れかを希望するポート52a-iが、制御バス 5.8のうち一は特別であるバスを4を介して通り な調整信号を生成する。この調整信号は、記憶サ イクルの名要求リイクルフェーズ中にボート52 a-iにいもづる式に接続される。この信号の特 果として、最も優先度の高いポート52a-iが メモリボード50にアクセスする桁利を取得する。 特に、ポート52コートは、最も優先度の高いポ ートをパス64のディジーチェーンに先人れし、 最も優先度の低いポートを後入れにするものとし ている。優先度の調整は、最も優先度の高いボー ト52a-iに、次に優先度の高いボートにNO REQUEST信号を送らせ、またそのボート

- 20 -

50へのアクセスを得た記憶サイクルの要求サイ クルフェーズ中に発生する。例えばボート52a がメモリポード50へのアクセスを人手している と仮定すると、第7世に示す記憶サイクル1中に、 続取り要求R 1 信号が制御パス5 8 のパス 6 0 を 介して要求発生別が器7 Bによって生成される。 この禁取り要求信号R上は記憶衝突線出回路 6.6 によって、記憶サイクル1の要求サイクルフェー ズ中に受取られる。読取り要求信号を入手し、直 前の記憶サイクルで将込み要求信号を全く受取っ ていない場合、記憶衝突検用回路 6 0 は、パス 8.4上のアドレスデータで識別された記儀者子 70内のデータを、記憶サイクル1の読取り要求 R1によって、次の記憶サイクル2のアクセスサ イクルフェーズ中に記憶器子70から読取りデー タバッファ12に移動させるという方法で、メモ リポード50の動作を制御する。同様にして、ポ 一ト衝突検出回路 6.6は制御パス 5.8 のパス 6.0 と62を介して読取りおよび得込み要求を監視し、 直前の記憶サイクルの要求サイクルフェーズには いかなる群込み要求もなかったことを知る。この

ためボート市大阪出回路 6 をは、テビリボード 5 のが、アトレスゼネレーク 8 のが出力した要求 アドレスからの記憶点子 7 ののデータを次の記憶 サイクル 2 のアクセスサイクルフェーズ中に記憶 素子 7 のから読取りデータバッファ 7 2 に移動させることを予想することができる。

. . .

しかし、第7 図に示すように、記憶サイクル2の要求サイクルフェーズ中に再込み要求W 1 が制御パス5 8 のパス 6 2 上にある場合には、記憶研究検出回路 6 6 と北一ト制突検出回路 7 6 の両方がそれぞれ独立してしかも同時に、記憶研究が起こり得ることに気付り、この研究を避けるに回路 5 6 とボート研究がに近路ので、記憶研究は、予め定めた予定に従って、か、のいているので、記憶研究は、からでデータを送サイクルフェーズが、いいである。と北田のデータを設けては、記憶研方は、いかなるデークを送サイクルフェーズにといかなるデークを送サイクルフェーズに

- 23 -

第7 図に示す競取りおよび考込み要求の順番の場合、競取りデータR1川に次に使用可能なデータ転送サイクルフェーズは、記値サイクルでの検問問路66とボート衝突検出回路76の調力は、中に動力なよび再込み要求を監視したことでデータに気付く。従って、記憶サイクルでは、記したのデータに表現したことを受けてより、データをデータパス54上に換検出回路76によりのデータをデータパス54上に換検出回路76によりのデータを影取り要求R1のデータを認取りでする。 は、続取りデータパッファ86の動作によっでデータが表現り要求R1のデータをデータパッファ86の動作によってに動作である。

アクセスサイクルフェーズの衝突については、 第8図に示す通り、む込み要求W1の後に続く続 取り要求R1川の次に使用可能なアクセスフェー ズは、気取り要求を受取った要求サイクルフェー ズ後の2番目の記憶サイクル(記憶サイクル4) のアクセスサイクルフェーズ中に発生する。 ついても読取りデータ転送りインリフェーズを選 延させるものである。その結果、記憶りイクル3 中の、記憶帯突接出回路66日読取りデークバッ ファ14の動作によってデータバス54からの書 込みデークW1の転送を実行し、読取り要求デー タR1の競取りデータバッファ12からデータバ ス54への転送を選延させる。

ボート研究検問回路76日、記憶サイクル2の要求サイクルフェーズ中に出込のデーク要求W1があることに気付くと、素取りデータバッファ86のいかなる動作も次に使用可能なデーク伝送サイクルフェーズまで選延させる。この選延は、メモリボード50と直接やり取りせずに、むし、メモリボード50と直接やり取りせずに、むし、計算がよりを定にしたがって再実を避けるに必要と選延を前もって実行するだけで達成される。この予定は、すなわち、関示の実施例では、全ての読取り要求より全ての書込み要求を優先するものである。

- 21 -

第9段に、本允明による記憶衝突検用回路 6.6 の一実施例を示す。第9間に図示されているよう。 に、記憶衝突検用回路 6.6 は、ラッチ1.0 0. 102. 104. 106. 112. 122と、デ ータセレクタ108と、ANDゲート11o. 120と、インバーク114、118と、カウン ク116と、読取りアクセス端子124と、読取 りデータ端子126と、自込みデータ端子128 と、街込みアクセス端子)30とで構成される。 制御バス58のバス6日からの読取り要求信号は、 ラッチ100のデーク端了と、ANDゲート 110の第1の端子と、インバーク114の入力 に結合される。ラッチ100の出力は、データセ レクタ108の "0" 人力端子と、ラッチ102 のデータ菓子とに接続される。ラッチ102の出 力端子は、データセレクタ」(1.8ので)**人力に **結合される。制御パス5.8のパス 6.2 上の再込** ろ要求信号は、ラッチ104のデータ人力端子と、 インパーク118の人力に戻される。次にラッチ 104の出力は、ANDゲート110の第2の人 カに及され、またWRITE DATA信号と信

りとしてWR I T E データ出力端子 - 1 2 8 1.に 出力される。

ラッチ106の出力は、WRITE ACCE SS公号として許込みアクセス端子130に出力 される。ANDゲート110の出力はセット入力 としてラッチ112に出力され、インパーク 114の出力はラッチ112のクリア入力端子に 結合される。ラッチ112の出力はセレクク 108の選択人力端子に結合され、セレクタ 108の出力は、読取りアクセス端子124と、 カウンダ116のカウントアップ入力端子にとも に READ ACCESS信号として出力され る。カウンタ116の出力はANDゲート120 の知1の入力端子に結合され、インバータ118 の出力はANDゲート120の第2の入力端子に 指合される。ANDゲート120の出力はラッチ 122のデータ入力端子に結合され、ラッチ 122の出力はREAD DATA信号として、 読取りデータ端子126とカウンタ116のカウ ントダウン入力端子に結合される。シスタムクロ ック信号MEMCYCLKは、ラッチ100.

- 27 -

READ DATA信号は、ANDゲート120 とラッチ122の動作によって、連続する哲込み 要求信号と同じ数の次の記載サイクル分だけ遅延 される。

第7 図に示すように、この遅延は、いかなる客込み要求信号もパス62上に出力されない記憶サイクル6まで続く。その結果、インパータ118の動作によって正信号がANDゲート120の第2の入力に出力される。従って、次のクロック済記値サイクル、すなわち第7 図の記値サイクルでは、ラッチ122の出力が『高』になり、端子126にREAD DATA信号を発生させ、これにより読取りデータパッファ72からデータパス54へのデーク転送が遅延される。

このため実質的に、ANDゲート120の出力は、データ転送衝突フェーズが全くなく、データ 転取りパッファ72からデータパス54にデータ を自由に転送できることを示す。カウンタ116 は、次に書込み要求を受取ったために1つまたは 2つの読取り要求が遅延されたかどうかについて のトラックを維持する。2つの読取り要求が遅延 102、104、106、122の2ロック人力 に接続される。

第914に示す記憶衝突接由回路ももは、2種類 の異なる衝突を検出、処理する。最初に第9間の **回路はデータ転送サイクルフェーズの街次を検出、** 処理する。この衝突は前に述べた通り、読取り要 求の直後に再込み要求が続く時に発生する。第7 図に示すように記憶サイクル1の総取り要求R1 の直後に記憶サイクル2の書込み要求W1が続く 場合、データ転送サイクルフェーズの街次が記憶 サイクル3で発生する予定になっている。この衝 突を避けるため、記憶サイクル2では、バス62 上の再込み要求がインパーク118を介してAN Dゲート120に伝送され、ラッチ122の出力 が記憶サイクル3で"低"になる。記憶サイクル 2に書込み要求がなければ、ラッチ122の出力 は原則として"音"になり、記憶サイクル3で端 子126にREAD DATA信号を出力し、第 1関の読取りデークバッファ12からデータバス 54にデークを読取らせたはずである。しかし、 記憶サイクル2には背込み要求があるので、この

- 28 -

された場合には、カウンク116は、他に衝突が全く検出されないと仮定して、次の記憶サイクルで、2番目に起延された続取り要求データを凝取りパッファ72からデータバス54に転送することを保証する。

第9段の回路の動作によって検出、防止された 衝突の第2の形態は、第1隊と第8隊に示した種 類の、起こり得るアクセスサイクルフェーズの街 突である。この種の衝突は、羽込み要求の後に読 取り要求が続く時に発生し、ラッチ112の動作 によって検出される。特に領別図のの例について 言えば、記憶サイクル2の続取り要求R1はAN Dゲート110の第1の人力で受取られ、同時に ラッチ104からの出込み提求W1がANDゲー ト110の第2の入力で受取られ(街込み要求W 1はラッチ104の動作によって1記憶サイクル 分遅延されている)、ANDゲート110の出力 が論理"爲"となり、ラッチ112を設定する。 ラッチ112の設定によって、セレクタ108の 出力が記憶サイクル2で"0"人力から"1"入 カにシフトされる。このため、読取り要求ROが 記憶サイクル1の者込み要求W1の資前に受取られているに場合には、ラッチ102の出力は「高」 となり、セレクタ108の出力を「高」にし、記憶サイクル2で出力端子124にREAD AC CESS信号を発生させるはずである。しかし、記憶サイクル3では、ラッチ102の出力は「低」となり、これによりセレクタ108が記憶サイクル3の時に端子124に「低」の出力を出し、記憶サイクル3のアクセスサイクルフェーズでの衝突を防止するはずである。

実質的に、記憶素子 7 0 からの疑取りデータバッファ 7 2 へのデータ転送は、セレクタ 1 0 8 とラッチ 1 1 2 の動作によって、バス 6 2 を介して次の書込み要求を受取らなくなるまで遅延され続けるであろう。 第 8 図では、記憶サイクル 3 でき込み要求を全く受取らない。 従って、ラッチ 1 1 2 は記憶サイクル 3 でセレクタ 1 0 8 を解放し、ラッチ 1 1 0 の出力が次の記憶サイクル4でセレクタ 1 0 8 を通過し、続取りアクセス端子して、アクセスサイクルフェーズ中の衝突は防止さ

- 31 -

2 1 2 . 2 1 4 . 2 1 6 と、データセレクタ 218, 220と、カウンタ222, 224と、 比較器226と、インバータ228、230、 232 E. AND 4-1234, 236, 238 と、再込みデーク端子224と、読取りデータ端 子246とで構成される。ポート衝突検出回路 16は、クロックは号MEMCYCLKと、制御 パス58のパス60を介した読取り要求信号と、 制御パス58のパス62を介した街込み要求借号 とを受取るだけでなく、要求発生調整器78(第 1周)からバス240を介したポート読取り要求 信号と、要求発生調整器で8からバス242を介 したポート市込み要求信号も受取る。制御バス 5 8 上の読取り要求信号と街込み要求信号は、ど の人出力ポートでも発生できるであろうが、バス 240と242のボート読取り要求信号とボート 再込み要求信号は、ポート52a独特のものであ る。このため、バス240と242のボート読取 り要求信号とボート省込み要求信号はボート衝突 検出回路76に対して、これらの特定の要求のた めに実際にメモリポード50へのアクセスがポー れる。

第10段は、読取りデータパッファ12と、内 込みデータパッファ14と、記憶者よ10のプロ ック国であって、第9国のREAD ACCES S信号、READ DATA保好、WRITE ACCESS最り、WRITE DATA信号を より詳細に示す。特に第10間でわかるように、 第9間の端子124のREAD ACCESS信 号は記憶素子でもから読取りパッファで2へのデ 一ク転送を制御し、第9国の端子126からのR EAD DATA信号は続取りバッファイでから データバス54へのデータ転送を制御する。同様 に、第9間の端子128のWRITE DATA 信号はデータバス5.4から再込みパッファフィへ のデーク転送を制御し、第9回の端子130のW RITE ACCESS信号は出込みパッファ 7.4から記憶点チ1.0へのデーク転送を制御する。 ここで第1図のボート衝突後山回路76につい て第11四を診断してより詳細に説明する。第 11関に示す通り、ボート街火検用同路76は、 5 y f 2 0 0 . 2 0 4 . 2 0 6 . 2 0 8 . 2 1 0 .

- 32 -

ト 5 2 a に与えられていることを知らせるものである。

メモリポード50との効果的なやり取りを行う ためには、本発明によれば、ボート52 aが制御 バス58との適切なやり取りを維持して、ポート 5aから発生されたこれらの特定の読取り要求と 群込み要求の前後にその他のどの読取り要求や背 込み悪水が来るかを判定することも必要になる。 このため、バス240のボート総取り要求信号は ラッチ200のデータ入力に結合され、バス 242のポート省込み要求信号はラッチ210の データ入力に結合され、バス60の読取り要求信 号はラッチ204のデーク人力に結合され、バス 62の街込み要求信号はラッチ208のデータ入 力に結合される。パスGOの旋取り要求信号もA NDゲート234の卸1の入力と、インバーク2 2.8の入力に結合され、バス 6.2 の書込み要求保 号もインパータ230、232の入力に結合され

ラッチ200の出力はセレクク218の°0° 入力端子とラッチ202のデーク入力端子に結合 される。同様にして、ラッチ204の出力はセレ クク220°0°入り端子とラッチ206のデー タ入力端子に結合される。ラッチ208の出力は ANDゲート234の第2の入力に結合され、ラ ッチ210の出力はWRITE DATA信号と して書込みデータ端子244に結合される。

ANDゲート234の出力はラッチ212のセ ット入力に粘合され、インパータ228の出力は ラッチ212のリセット入力に結合される。ラッ チ212の出力はセレクク220とセレクタ 218の両方の選択入力に結合され、ラッチ 206の出力は、セレクタ220の"1"入力端 子に結合され、ラッチ202の出力はセレクタ 2 1 8 の "1" 入力に結合される。セレクタ 2 1 8 と 2 2 0 の出力はカウンク 2 2 2 と 2 2 4 のそれぞれの入力端子に結合される。カウンタ 222と224の出力は比較器225のそれぞれ の入力端子に結合され、比較器226の出力はA NDゲート236の第1の入力に結合される。

カウンク224の出力もANDゲート238の 第2の入力に結合される。インパータ230の出

力はANDゲートで36の物での人力に結合され、 インバーク232の出力はANPソート238の 第2の人力に結合される。ANDゲート236の 出力はラッチ214のデータ人力に結合され、A NDゲート238の川りはラッチ216のデータ 入力に結合される。ラッチ214の出力は、続収 りデータ端子246に結合され、カウンク222 のカウントダウン人力にも結合される。ラッチ 216の出力はカウンタ224のカウントダウン 入力に結合される。

第112回回路の動作は、制御バス58のデー ク読取り要求とデーク書込み要求の使用順序に応 じ、しかも予め定めた予定に従って、特定の非一 トとデータバス54との間のデーク転送を制即す る。前に述べた通り、本允明の実施例においては、 この予め定めたルールは、全ての読取り要求より 全ての劣き込み要求を優先するものである。

(以下余白)

- 35 -

ただし、その他のルールについても考え得る。

第11間の回路は、メモリポード50の記憶街 突検出回路 6.6 に同期して動作しなければならな いが、実際には、制御バス58上の同一の読取り 要求信号と附込み要求信号を同時に受取る以外に は、メモリポード50と何ら相互伝達を行わない。 第11回の何路において、パス60の読取り要求 とバス62の非込み要求を受取るために結合され た部分は、本質的には第9図に示す記憶衝突検出 回路 6 6 と同様に動作する。しかし、第11図の 同路はさらに、制御パス58の読取り要求と書込 み災水が、第11頃の回路が接続されているポー 上に特に適用可能な場合を判定できるようにする ため、ポート読取り要求信号とポート背込み要求 信号の受取りをも含むものである。このためRE AD DATA信号は、第9四の回路の竣子 126にREAD DATA信号が出力されるの と同切して、端子246に出力される。ただしこ の場合、第9四の端子125でREAD DAT A 信号となる読取り要求信号は、第11図の回路 に接続した入出力ポートに適用可能なものとする。 同様に、第9四の出力端子128にWRITE

DATA信号が川力されるのと同期して、WRI TE DATA信号が第11国の回路の出力端子 244に出力される。この場合、由力端子128 のWRITE DATA信号に関連する書込み要 求信号は、第11四に関連する人用力ポートに対 応するものとする。

- 3 6 -

第12間は、第1間の再込みデータバッファ 84と銃取りデータバッファ86を示す内であっ て、第11以の端子244のWRITE DAT A信号がどのように動作して書込みバッファ 8 4 からデータパス54ヘデータ転送するか、また第 1 1 図の端子2 4 6 の R E A D D A T A G 号が どのように動作してデータバス54から読取りバ ッファ86ヘデータ転送するかを示すものである。

本免明の実施例の動作について、第13以に示 す記憶サイクルと、第9段、第10段、第11段、 第12四回路を窓間して以下に簡単に説明する。 特に第3図と第11段には、連続して選次混合し たデータ読取り要求信号データ書込み要求信号を 運ぶ制御バス58が、パス60と62の形で示さ

- 37 - '

れている。第13関に示す適り、制御パス58の データ読取り信号R1、R2、R3、R4の形を とり、街込み信号はW1、W2、W3、W4の形 をとる。第10国の記憶水子70はデークを保持 する手段となり、読取りパッファ12は記憶業子 からデータバス54ヘデータを読収る第1の手段 となり、省込みパッファ14はデータバス54か ら記憶素子10にデータを群込む第2の手段とな る。第9例の記憶衝突検出論理66は、パス60 の続取り要求信号に応じて続取りバッファ12を 利用し、バス62の者込み要求信号に応じて者込 みパッファ74を利用する提構となり、逐次混合 されたデーク競取りおよび書込み要求信号を連続 して逐次受取り、次に実行できるようにする。換 言すると、第9間の回路は、空の中間要求サイク ルフェーズを必要とせずに、第138の読取り要 水R 1 からR 4 と街込み要求W 1 からW 4 を連続 する記憶サイクルの要求サイクルフェーズで受取 り、その後それを実行できるように動作する。た だし、前に述べた通り、この実行は必ずしも読取 りおよび省込み要求信号を受取った正確な販番面

- 39 -

TREAD DATA保守とWRITE DATA保守を同時生成するのを防止し、緯子124と
130でREAD ACCESS信号とWRITE ACCESS信号とWRITE ACCESS信号とWRITE ACCESS信号を同時生成するのを防止する。その代わりとして、第9図の回路は、そのような衝突に関係する予定のREAD DATA信号が要求されなくなるまで遅延させるように動作する。さらに第9図の回路は、衝突に関係する予定のREAD ACCESS信号を、追加のWRITE ACCESS信号を、追加のWRITE ACCESS信号が要求されなくなるまで遅延させるように動作する。

第13 財の続取り要求および当込み要求信号について言えば、最初の続取り要求 R 1 を受取った時にはいかなる衝突も予想されない。第2の続取り要求 R 2 を記憶サイクル2で受取った時にも衝突は予想されない。しかし記憶サイクル3で当込み要求 1 を受取ると、記憶サイクル4 で続取り要求 R 2 のデータ転送サイクルフェーズとの衝突が予測される。この予想される衝突は、第9 関の回路では A N D ゲート 1 2 0 の動作によって、第

りでなくてもよい。

にもかかわらず、読取りおよび書込み要求信号の受取りとその後の実行は、100%の帯域幅利用が達成されるシーケンスで発生する。この100%の帯域幅利用は、第13間の遅次混合されたデーク読取りおよび書込み要求信号を受取った結果、デーク読取りバッファ72とデーク電込みパッファ74が記憶端子70および/またはデータパス54にアクセスしなりればならない時に起こり得る衝突を解消する第9枚の同路の動作に起こり得る衝突を解消する第9枚の同路の動作によって達成される。

特に第9関の回路は、データ説取りパッファ 72よりデータ者込みパッファ74に有利になる ように、起こり得る衝突を解決する。さらに、第 11図の回路は、第13のデーク読取りおよびデ 一夕者込み要求に応じて、第10関の読取りパッ ファ72と書込みパッファ74のそれぞれの利用 に同期させて第12関の読取りパッファ86と初 込みパッファ84の動作を制御する。

より具体的に言うと、第9図の何路は、いかなる特定の記憶サイクルでも、端子126と128

- 40 -

1 1 図の回路では A N D ゲート 2 3 8 によって検 出される。次のいずれかの記憶サイクルに引き続 き連続して受取った再込み要求は号がある場合は、 その存在が A N D ゲート 1 2 0 と 1 2 8 の出力を 一低一倫理レベルに維持し、このため、端子 1 2 6 と 2 4 6 の R E A D D A T A 信号の出力 を続取り要求 R 2 分だり遅延させる。

第13図の記憶サイクル例では、この遅延は、 競取り要求R3を受取る記憶サイクル5まで続き、 こにより次の記憶サイクルでANDゲート120 と128を"低"論理レベルから"ハイ"論理レベルへ解放し、読取り要求R2に関連するデーク を記憶サイクル6のデーク転送サイクルフェーズ で競取りバッファ72からデークバス54へ、またデータバス54から読取りバッファ86へ転送 できるようにする。

しかし、記憶サイクル4で再込み要求R2を受取った後に記憶サイクル5で読取り要求R3を受取ると、記憶サイクル6のアクセスサイクルフェーズで衝突が予想される。この予想された衝突は、第9図の回路のラッチ112と第11図の回路の

ラッチ212の動作によって検用される。特にい ったん選組された書込み要求R2かANDゲート 110と234への1つの入力として存在し、統 取り要求R3は記憶サイクル5でANDゲート 110と234へのもう1つの人力として存在す る。これにより、ラッチ112と212の出力が 記憶サイクルサイクル6でセレクタ108と 220を"1"入力端子状態に設定することにな る。このセレクタ108と220の設定は、続収 り循水R3のために端子124でREAD AC CESS信号を出力するのをANDゲート110 と234で検出した通り、次の书込み要求をパス S 2 を介して受取らなくなるまで延延させるもの である。実際に第13図の例においては、記憶サ イクル4でいかなる群込み要求も受取っていない。 従って、ラッチ112と212は、セレクタ 108と220を "0" 入力端子構成にリセット するように動作し、記憶サイクルでで端子124 でのREAD ACCESS信号が可能になる。 記憶サイクルでは、背込み要求W3が続取り要 **水R4に続いて受取られており、これにより紀仏**

- 43 -

ルイで単一の空のアクセスサイクルフェーズが発生し、記憶サイクルで単一の空のデータ転送サイクルフェーズが発生することになるが、その後、本発明の教表に従って100%の帯域幅能力が達成される。このため、記憶サイクル8以降の次の要求サイクルフェーズは、読取り要求が再込み要求のいずれかで完全にふさいでもよく、その結果、100%の帯域幅利用となる。

第8 図のアドレスパッファ 6 8 とアドレスゼネレーク8 0 の構成は、記憶衝突検出論理 6 6 後っちとってアドレスの構成は、記憶衝突検出論理 6 6 後ってアドレスの生成とを遅らせることができるがないことを理解する。このため、アドレスパッファ 6 8 は、である。このため、アドレスパッファ 6 8 は、である。このたり、アドレスパッファ 6 8 は、ののア 1 下 0 パッファで構成レスの受取りののでは、のでは、では、のでアドロでは、に関連 要求に関連を検出 かって 1 個を得らるたりである。同様に、アドレスゼネレクタ 8 0 ののでは、アドレスゼネレクタ 8 0 ののでは、アドレスゼネレクを 8 0 ののでにアクタス 1 ののによりである。同様に、アドレスゼネレクを 8 0 ののでは、アドレスゼネレクタ 1 0 ののでは、アドレスゼネレクタ 1 0 ののでは、アドレスゼネレクを 1 0 ののでは、アドレスゼネレクを 1 0 ののでは、アドレスゼネレクを 1 0 ののでは、アドレスゼネレクを 1 0 ののでは 1 0

サイクル8のデーク転送りイクルフィース中に起 こり得る衝力のためのステージが設定される。し かし、この街光は、ANDゲート120が起こり 得る衝突を検出し、読取り要求R3については記 低サイクル8で、1た読取り要求R4については 記憶サイクル9で川力端子126のREAD D ATA信号を遅延させる、第9四の同路の動作に よって避けられる。この遅延日次の自込み要求を 受取らなくなるまで続く、すなわち、記憶サイク ル9まで選延が続くのである。紀位サイクル9に 者込み要求がなければ、記憶サイクル 9 で A N D ゲート120を解放し、次にこれによって記憶サ イクル10で読取り要求R3川のREAD DA TA信号が許可される。カウンク116の動作は、 2つの記憶要求が遅延された事表を記録し、次の READ DATA信号を記憶サイクル11で韓 子126に出力できるようにすることである。

本発明の記憶装置の始動には、アクセスサイク ルフェーズでの1記憶サイクル分の遅延と、デー 夕転送サイクルフェーズでの1記憶サイクル分の 遅延が必要で、その結果、第13間の記憶サイク

- 44 -

8 0 は読取り要求アドレスド1ドのと書込み要求 アドレスド1ドのとで構成してもよい。この2つのド1ドのは同じようにボート海突検出論理7 6 の動作の下で糾弾される。

様準の高速記値技術が本発明のアーキティクチュアに適用できることも当該技術に精通した者には理解されるであろう。 図えば、多重データバスを使用して、本発明の100%の最減幅能力を活用してもよい。これに関して言えば、多重データ 読取りおよびデータ再込みバッファも多重データバスにインクリーブ接続して使用してもよい。

本発明の高速記載装置および関連の方法は特に CTスキャナの技術に応用できる。特に本発明は、 大量の処理と、高度の解像投影能力と、高域の人 出力帯域幅を必要とする第4世代のCT装置に応 用可能である。とりわけ本発明の構成は、インタ リーピングや広いワードサイズ等の公知の技術と 和み合せて使用すると、現在の256K DRA M技術を使用した32MBの記憶装置によって 400MB/秒の転送速度を達成できる。本発明 の独特のアーキテクチュアを利用することによっ て、記憶競取り機能と記憶者込み機能をどのよう に紹合しても100年の帯域幅能力とマルチボー 下能力が得られる。

その他の利点や変更例は、当該技術に精通した 者には容易に思いつくであろう。このため、本発明は、ここに示し、説明した特定の詳細かつ代表 的な方法や例に限定されるものではない。その代わりに、出版人の一般的発明概念の精神または範 期から逸聴せずに、このような詳細から発展させ でもよい。

[発明の効果]

以上述べた適り本発明によれば、選次混合されたデーク読取りおよびデーク省込み要求信号を選ぶ制御パスと、データパスとを備えた高速記憶装置において、連続する選次混合したデーク読取りおよびデータ書込みだまで対して設けられたデーク読取りパッファおよびデータ書込みパッファを用いて記憶手段および/またはデータバスへのデータ転送を所定期間遅延させることによって、連続する選次読取り要求及び得込み要求に基づくデータ転送時の衝突を避けることができ且つデー

- 47 -

路関であり、第10図は、第1図のメモリボードの読取りおよび街込みパッファをさらに詳しく示す図であり、第11図は、第1図のボート街突検出同路の論理同路図であり、第12図は、第1図の人出力ボートの読取りおよび再込みパッファを示す図であり、第13図は、本発明の原理に基づく記憶装置とともに用いる記憶サイクルを示す図である。

記憶手段… 7 0. 記憶衝突検出論理… 6 6 データバス… 5 8. アドレスバッファ… 6 8 アドレスバス・5 6.

読取りデータパッファ…72、86

制御バス…58.

羽込みデークバッファ…74。184

要求允生周禁回路…7.8

アドレス発生器…80

ボート研究検出回路…76

データボート記憶装置… 8 2

人出力ポート…52

代理人非理士 时 近 宴 佑 同 大 胡 典 夫

- 49 -

タバスの有効に以幅を主要するの用したデータが 透を可能にするものである。

4. 採頭の動単な説明

第1間は、本発明による記憶装置のプロック国 であり、第2間は、従来の記憶装置のプロック図 であり、第3回は、第2回に示す従来の記憶装置 の記憶サイクルを示す以であり、第4回は、第2 図に示す従来の記憶装置の衝突発生中の記憶サイ クルを示す国であり、第5回は、第2回の従来装 置の記憶サイクルを示す場であって、一連の読取 り要求の後に一連の出込み要求が続き、さらにそ の後に一連の旋取り要求が続いているものを示し、 第6間は、第2回の従来装置の記憶サイクルを示 す以であって、単一の読取り要求のそれぞれの後 に単一の再込み要求が続き、さらにその後に一連 の続取り要求が続いているものを示し、第7枚は、 本発明に基づき連続して選次の読取りおよび書込 み要求を実行する方法を示す内であり、第8間は、 本発明に基づき連続して浮次の再込みおよび競取 り要求を実行する方法を示す間であり、第9日は、 第1国の本発明による記憶衝突後出回路の論理回

- 48 --







